我应该从哪里开始使用HDL？

StackOverflow https://stackoverflow.com/questions/177532

  •  05-07-2019
  •  | 
  •  

题

我是一名自学成才的嵌入式开发人员。我主要使用在C和ASM中编程的AVR，但我已经涉足其他系统。我希望转向更复杂的设备，如CPLD和FPGA，但我不知道从哪里开始。所以我的一个半问题是：

  1. 您更喜欢VHDL还是Verilog以及为什么？
  2. 对于那些没有HDL经验的人来说，有什么好方法可以开始学习这样的野兽？
有帮助吗？

解决方案

从Xilinx或Altera（两大FPGA播放器）购买便宜的入门套件。 Xilinx Spartan3入门套件售价200美元。

我个人更喜欢VHDL。它是强类型的，具有比Verilog更高级的功能。 VHDL在欧洲更受欢迎，Verilog在美国占主导地位。

购买一本书（例如Peter Ashendens的VHDL设计师指南）并开始在免费的模拟器中模拟您的设计。来自Mentor Graphis的ModelSim是一个很好的版本，并且有免费版本（模拟速度低）。

制作一些有趣的项目（迷你cpu，vga图形，合成器）并开始设计。在将您的设计融入硬件之前，请始终模拟并确保您的设计正常工作......

如果您没有数字电子学的背景，也可以购买该专业的书籍。

其他提示

在我从事ASIC设计工作的那天，它是在verilog。在许多情况下，作为一名设计师，您无法选择：用于HDL的ASIC综合工具需要花费大量资金，而且公司只购买一个完整的工具链，用于一个<！>祝福<！>语言。我的雇主对verilog进行了标准化，这就是我们使用的。

FPGA综合工具要便宜得多，因此作为FPGA设计人员，您可以更自由地选择自己喜欢的语言和工具。

verilog.net 上还提供免费的verilog模拟器。

正如@kris所说，FPGA启动板也是一个很好的方法。让你的verilog代码点亮电路板上的LED比屏幕上的模拟器波形更令人满意。

另请查看 opencores.org - 这两篇文章都有一些文章和很多开源代码您可以从中学习Verilog和VHDL。

据我所知，VHDL vs Verilog与Ruby vs Python或Java vs C＃一样具有宗教信仰。不同的人有自己的最爱。

查看此网站： http://www.fpga4fun.com/

使用简单工具的简单好项目。几年前我使用其中一块电路板构建了一个小型VGA显示系统，用作布告板。

再次查看该网站我正在考虑购买Xylo-LM板，因为它有ARM处理器以及SDRAM和Xilinx Spartan 3e。

我之前使用的另一块电路板是Charmed Labs的XPort 2。这就插入了Gameboy Advance，它得到了开源开发工具的很好支持。

退房：

还要考虑的另一件事是你是应该从学习HDL开始，还是通过学习布尔逻辑，卡诺图，DeMorgan定理，门，在门中实现算术等等。如果你很容易编写非可合成的HDL没有关于底层硬件外观的准确心理模型。

本书是Verilog版本的我在本科生中使用的一个，在我看来它做得很好。它开始使用上面提到的材料，以及关于栅极晶体管级实现的一些基本的基本信息，然后向您介绍HDL，并逐步构建更复杂的结构和行为硬件模块。是的，我知道它和大多数大学教科书一样昂贵，但这是我能够在网上找到的信息之一，至少在这些信息上是不合适的。

一旦你准备好选择HDL，我衷心推荐Verilog（先学习VHDL）。是的，VHDL曾经比Verilog功能更丰富，但后来修订的语言（Verilog 2001，Verilog 2005，SystemVerilog等）已经挑选了大部分有趣的功能，并且有更强大的工具链支持对于Verilog及其变体这些天，除了它是在美国使用的主要语言之外（根据我的经验，VHDL仅在处理极端遗留块时使用，在学术环境中，部分由于提到的工具支持先前）。最后，一旦您学会了HDL，您就可以在SystemVerilog中使用严格超集语法的硬件验证语言（HVL），从而为您节省大量学习成果。据我所知，VHDL并非如此。

Altera和Xilinx将模拟器构建到他们的免费工具集中。它们是非常受欢迎的Mentor ModelSim工具的限量版本。他们将处理你可能适合<！> lt;的设计尺寸。 500美元（美国）董事会。

对于HDL选择，Verilog是C，因为VHDL是ADA。因此，Verilog更容易上手，但您可以更轻松地犯错误。检查模拟和编译警告以避免这些问题。

Verilog更容易学习，语法更简单。它也是一种较新的语言。其次，大多数人使用verilog。 VHDL有许多数据类型，可以提供学习曲线。一旦了解了verilog，就可以更容易地将差距缩小到VHDL。哦，还有verilog中的宏也是非常好的。我用它发明了一种语言。最后，您最终将能够进行混合语言硬件设计。我从VHDL开始，然后学习verilog，现在是pro verilog。

我和你现在在一个学期前在同一条船上。我首选的书是这个，因为它通过审查数字逻辑来谈论FPGA 。它还显示了VHDL和Verilog代码的并排比较，因此，您可以学习您喜欢的风格，而不是选择人们可能会推送的代码。

至于FPGA本身，请使用Xilinx的 ISE webpack 做你的编程（它是免费的），并从像 Basys2 FPGA板。这是一个非常小的FPGA，可以让您以较低的价格入门，但具有额外的优势，即您可以很早地学习资源和内存管理。您可以使用Digilent的 Adept （也是免费的）来简化生活上传您的<！> quot;编译<！>代码到董事会。

祝你好运！

在深入了解Verilog / VHDL或购买FPGA开发套件之前，我建议您参加数字设计的入门课程。有很好的在线 OpenCourseWare MIT 课程。

祝你好运。

许可以下： CC-BY-SA 和 归因
不隶属于 StackOverflow
scroll top