我必须要处理大量的多线程的编程工作。具体而言,我想知道如何手臂存储器模型不同于IA64.两者都是非常弱的模型,但是否有任何具体的差异,我应该知道的吗?我很熟悉ia64,没有手臂。

有帮助吗?

解决方案

我有同样的问题,并同时我还没有完全找到答案,本文件可能是有用的: 推理有关手臂弱一致的存储器模型

在进一步的工作部分,它似乎意味着,没有一个(甚至在手臂,因为他们撰写的论文)已经回答了这个问题正式:

...有几个完整性 问题是我们需要回答。如何 不言自明的模型配合 操作一个吗?...是什么 精确的埋的手臂模型 到Alpha、英特尔、MM?

更新: 还看看 记忆障碍:硬件视为软件黑客 由保罗McKenney.它讨论了本类型的存访问重新排序的各种处理器的做什么说明可以围栏的访问。特别是,请注意表5中第16页,总结了允许reorderings对于每个建筑。ARMv7,IA64、电力和SPARC RMO所有共同特点,即没有一个障碍,除非依赖的荷载可以重新排序。

其他提示

http://en.wikipedia.org/wiki/Memory_ordering 可能会回答你的问题。从该表显示,它似乎ARMv7具有相同IA64.

许可以下: CC-BY-SA归因
不隶属于 StackOverflow
scroll top