Programm zum Zeichnen von VHDL -Blockdiagrammen? [abgeschlossen
https://stackoverflow.com/questions/1156243
italiano
english
français
española
中国
日本の
العربية
Deutsch
한국어
Português
RussianFrage
Gibt es ein kostenloses Programm, das eine Sammlung von VHDL -Dateien analysieren und ein Blockdiagramm aus ihnen erstellen kann?
BearbeitenIch suche mehr nach einem Programm, das ein Block -Diagramm -Bild erstellt, das mit der Dokumentation für die Hierarchie einhergeht, ähnlich der Art und Weise, wie Javadoc ein Klassendiagramm erstellt, nachdem die Dokumentation für eine Reihe von Klassen analysiert wurde.
Lösung
Es gibt trotzdem nichts offenes. Vor einiger Zeit suchte ich nach etwas Simliar für Verilog -Designs ohne Erfolg.
Andere Tipps
Das Quartus von Altera kann VHDL kompilieren und Ihnen die schematischen Blöcke auf der Spitze bieten, die die VHDL-Signale darstellen. Dito mit xilinx ise. Es ist keine Open -Source -Software, aber es kann kostenlos heruntergeladen und verwendet werden.
Synplify Pro und Synplify Premier hat einen RTL -Viewer und ist mein bevorzugtes Programm der von mir gesehen. Ich habe auch RTL -Zuschauer in Xilinx ISE, Alteras Quartus und Mentors HDL -Designer gesehen.
HDL -Designer des Mentors ist für diesen Zweck, aber es ist nicht kostenlos, obwohl Sie wahrscheinlich eine ermäßigte Studentenversion erhalten können.
Wie Thetrus feststellte, hat Quartus auch einen RTL -Zuschauer, aber die Qualität der von ihm erzeugten Diagramme ist ziemlich schlecht - Sie können sie nicht wirklich zur Dokumentation verwenden. Sie sind am nützlichsten, um Synthesefehler zu fangen.
HDL arbeitet in Ede Netherlands hat Leichtigkeit, was dem HDL -Designer von Mentor ähnelt, aber viel flinker und weitaus günstigere, ich habe beide verwendet. Von den beiden ist das Leichtigkeit viel einfacher, mit meinen Erfahrungen in Gang zu setzen und sie aufrechtzuerhalten. Ich fand das Mentor -Tool schwer zu bedienen und instabil, aber ich gehe davon aus, dass es inzwischen verbessert wurde. Das Leichtigkeit ist viel intuitiver und der Fokus liegt immer noch auf dem Code und weniger auf der Verwendung von Tools. Im Gegensatz zu den Post-Synthese-Tools von Xilinx, Synopsys und anderen sind das HDL Works Tool und der Mentor HDL-Designer Vorsynthese. Ein Werkzeug, das etwas zwischen Pre und Post ist, ist Sigasi. Ich habe gesehen, aber noch nicht verwendet. Es sieht vielversprechend aus. Links:https://www.hdlworks.com/products/ease/index.html
