Wie wird eine Variable in einem RTL-Viewer in Quartus gezeigt?

Question

Wie ist eine Variable in einem RTL-Viewer in Quartus dargestellt. Ich offen RTL Zuschauer und es zeigt keine Register für eine Variable.

Zum Beispiel:

variable op_code   : std_logic_vector(7 downto 0);

Gibt es einen Grund, warum RTL Zuschauer nicht op_code in RTL-Viewer zeigen? Ich bin mit VHDL.

Edit:

op_code(7 downto 0) <=instr_reg(31 downto 24);

if ( op_code = ADD or op_code = MYSUB) then <br>
    C_addr <= instr_reg(14 downto 10); <br>
end if;             

CASE op_code(7 downto 0) IS
    --some case statments
END CASE;

Answer 1

Ist es wegoptimiert worden? wenn die Elemente von Opcode für andere Dinge verwendet werden, können sie in andere Logik und nicht sichtbar in ihrem eigenen Recht mehr subsumiert wurden.

Ein weiterer Gedanke - wenn Sie nicht das Verhalten eines Registers beschrieben haben (was für eine Variable in der Regel, um es zu lesen kommt, bevor in einem getakteten Prozess, um es zu schreiben), dann wird kein Register erstellt. Es wird sein, nur kombinatorische Logik innerhalb des Prozesses, und sehr wahrscheinlich mit anderen Dingen kombiniert werden. Vielleicht könnten Sie Ihren gesamten Prozess (oder ein bisschen mehr davon) abgeben. - Wir könnten helfen, mehr auf diese Weise können