¿Cómo es una variable se muestra en un visor de RTL en Quartus?

Question

¿Cómo es una variable se muestra en un visor de RTL en Quartus. Me espectador RTL abierta y no muestra ningún registro para una variable.

Por ejemplo:

variable op_code   : std_logic_vector(7 downto 0);

¿Hay una razón por la RTL espectador no se mostrará en el visor de op_code RTL? Estoy utilizando VHDL.

Editar:

op_code(7 downto 0) <=instr_reg(31 downto 24);

if ( op_code = ADD or op_code = MYSUB) then <br>
    C_addr <= instr_reg(14 downto 10); <br>
end if;             

CASE op_code(7 downto 0) IS
    --some case statments
END CASE;

Answer 1

¿Se ha optimizado de distancia? si se utilizan los elementos del código de operación para otras cosas, que pueden haber sido subsumido en otra lógica y no es visible en su propio derecho más.

Otro pensamiento - si no se ha descrito el comportamiento de un registro (que para una variable general se reduce a leerlo antes de escribir a la misma en un proceso sincronizado) entonces ningún registro será creado. Será sólo la lógica combinatoria dentro del proceso, y es muy probable que se combina con otras cosas. Tal vez usted puede publicar todo el proceso (o un poco más de lo mismo.) - que podría ser capaz de ayudar a más de esa manera