FPGA Place & Route

Question

Für FPGAs Programmierung ist es möglich, meine eigene Place & Route-Routinen zu schreiben? [Der Punkt ist nicht, dass meine besser wäre; der Punkt ist, ob wir die Freiheit haben, dies zu tun?] - oder tut die Place & Route Stufenausgang in undokumentierten Bitdateien, essengially zwingt mich, proprietäre Tools zu verwenden

Danke!

Answer 1

Es ist in der Vergangenheit einige Diskussionen über diesen auf comp.arch.fpga gewesen. Der Abschluss ist in der Regel, dass, wenn Sie intensive rechtliche Schritte von den FPGA Unternehmen gewinnen wollen, dann werden Sie wahrscheinlich nicht so etwas wie dies tun wollen. Bitfile Formate sind eng Geheimnisse der FPGA Unternehmen bewacht und Sie würden wahrscheinlich das Dateiformat, um zu verstehen, um zu tun, was Sie tun möchten. Das bedeutet, dass Sie das Format umkehren müßten Ingenieur und dass (wenn Sie Ihr Werkzeug Öffentlichkeit in irgendeiner Weise gemacht) würden Ihnen eine Klage in kurzer Zeit bekommen.

Ich will hinzufügen, dass es wahrscheinlich Zwischendateien sind und dass Sie würde wahrscheinlich nicht lesen oder schreiben Bitfile selbst zu tun, was Sie tun wollen, aber diese Zwischen Dateien sind in der Regel nicht dokumentiert und werden. Lesen Sie die EULA für FPGA-Synthese-Tool (ISE von Xilinx, zum Beispiel) - jede Art von Reverse-Engineering ist streng verboten. Es scheint, dass der einzige Weg, den wir je Open-Source-Alternativen in diesem Bereich erhalten müssen, ist für eine Open-Source-FPGA-Architektur entstehen.

Answer 2

ich mit annccodeal zustimmen, aber ein wenig zu verstärken, auf Xilinx, kann es ein paar Möglichkeiten, dies zu tun. Das XDS-Dateiformat ermöglicht (oder verwendet zu ermöglichen) explizite Platzierung und Routing. Darüber hinaus sollte es möglich sein, der FPGA-Editor Skript zu implementieren benutzerdefinierten Routing.

In Bezug auf die Platzierung, gibt es eine reiche Infrastruktur constrain Technologie Zuordnung der Logik Primitiven und Steuer Platzierung dieser Primitiven. Zum Beispiel LUT_MAP Einschränkungen können Technologie-Mapping und LOC und RLOC Bedingungen können Platzierung bestimmen steuern. In der Praxis ermöglicht diese der erfahrene Designer große Kontrolle darüber, wie ein Design implementiert ist sie, ohne dass vom Menschen Jahrhunderten der Software-Entwicklung duplizieren einen Bitstrom direkt zu erzeugen.

Sie können auch interessant, den aktuellen Stand der Technik FPGA CAD Forschungssoftware finden solche VPR . Meiner Meinung nach sind diese in Frage gestellt mit herstellereigenen Tools zu halten, die mit modernen heterogenen FPGAs mit spaltbaren 6-LUTs, DSP-Blöcke, etc bewältigen müssen.

Happy Hacking.