Où forcer à utiliser Xilinx ISE bloc-béliers?

Question

I synthétisé un petit appareil pour tester l'inférence bloc-ram.

Je reçu un message de XST:

  

La petite RAM sera   mis en œuvre sur LUT pour   optimiser les performances et économiser bloc   ressources RAM. Si vous voulez forcer   sa mise en œuvre sur le bloc, l'utilisation    / contrainte ram_style .

Cependant, je ne sais pas où trouver cette option / contrainte soit dans ISE (11.1 dans mon cas) ou dans des fichiers de contrainte ...

Je ne veux pas utiliser les attributs VHDL directement dans mon code.

Answer 1

Dans votre répertoire de projet, vous trouverez un fichier appelé « votre-design.xst ». Vous pouvez ajouter ce qui suit à la fin de la liste (ou ne importe où après « run »):

-ram_style block # ( | auto | distributed )
-rom_style block # ( | auto | distributed )

Ceux-ci devraient vous assurer que vous allez obtenir la cartographie de BRAM au lieu de RAM distribué (ce qui signifie que la mémoire à base LUT).

Cette option pourrait également être utile:

-auto_bram_packing yes # ( | no )

Rappelez-vous que chacun de ceux-ci doivent être sur une ligne de leur propre, et que vous devrez supprimer le « # » et tout ce qui vient après.

Si vous utilisez l'interface graphique ISE, allez à

Synthesis -> Process Properties -> HDL options

et choisissez les options ci-dessus là.

(BTW, nous essayons de lancer un site dédié à SE ... FPGAs soutenir ... envisager http://area51.stackexchange.com/proposals/20632/programmable-logic-and-fpga-design?referrer=YmxhQ2OJUo-FAaI1gMp5oQ2 )

Answer 2

run BLOC -ram_style peut faire l'affaire dans la ligne de commande.