書の書き方linter?[定休日]
https://stackoverflow.com/questions/70705
-
09-06-2019 - |
italiano
english
français
española
中国
日本の
العربية
Deutsch
한국어
Português
Russian質問
私の日に仕事をし、自分のチームを書くのハードウェアモデルVerilog-AMS言語対応を主に商業ベンダーやopensourceシミュレータ。このよう支援その他コードであるLINTERることが確認コードのための共通の課題、支援の強化の共通コードをフォーマットです。いろいを追加することができ、自分のルールやく関わっているという証明自分にとって、グローバルに進出していくとのチーム..私は構わないようにしていると見ることができるが、もちろんいレバレッジのその他の既存のプロジェクト.
なに可言語の構文にyaccやバイソンの形式を教えてください脚す。やばいいだけを吸各国語の声明へのperlの文字列は、使用パターン照合のよくないと思う?
(大分の書式及び作成エラーがかかり易いの商用ツール..その一部に、独自のextentions.)
解決
lex/フレックス、yacc/バイソンの提供に使いやすい、理解されているレクサーとのパーサ-電ていただきたいと思います本当にお勧めしそういうのではないでprocedurallyなどPerlです。正規表現は強力なもののためのリッピング以外の文字列と比較的が完全に固定します。と実際のプログラミング言語のサイズのマシンが単に手に負えな短のリアルレクサー/パーサー(tm)です。想像を扱うすべての可能interleavingsのキーワード識別子を、事業者、外来の括弧、外来のセミコロン、コメントで許可されるようなものVerilog-AMSには、正規表現と手続き上のコードです。
がうがな学習曲線が書き文法が使用できるフレックス、バイソンって何かをするのに有の構文ツリーのバイソンは、よりお時間のご利用は上書きイントの特例文字列処理コードの自然と対応を用いた構文ツリー。また、ことをどんな書くこのようになっております"本当に視野を広げてキャリアやスキルアップする方法で書きのバスhacky Perlコードだけでなっているということにあります。;-)
また、いぐさ、チェックアウトは、Eclipseのプラグインdo構文の強調表示や基本的なリファクタリングのためのVerilogやVHDLで記述された.彼らは、非常に原始の状態で、最後まであのコードを探している、少なくともベースラインのコードを眺めるようにも連絡のアプローチに転がります。
他のヒント
長々と書きましたカップルverilogパーサおよびこPCCTS/AOETOOLSがお好きなプログラミング言語はC/C++/Java.があり PCCTS/AOETOOLS Verilog文法 できる。私の好きなパーサに発生する 牛肉を食べること るCommon Lisp.
もちろん、大きなジョブを指定するすべてのlinting。このような言語を指定すlinting規定しています。
侮ってはいけないの量の作品の良さだけでなく、linter.解析では簡単な部分だけじゃないツール(バイソン、フレックス,AOETOOLS/PCCTS)自動化するものです。
だいて構文解析し、か？必を意味ツリーのデザイン。によってどのように複雑なたの入力は、趣向を凝らしたVerilog-AMSデザイン（解決のパラメーター、コーヒーを生成。を利用するために、当社は特).なければいけないのですが、できるだを実行しようとする。
いすることを真剣に検討することその他の解決策前を書くlinterる場合を除き、ユーザー数及び潜在時間貯蓄を正当化します。
お探しの私の答えは、いつかその AOETOOLS -使用人が
ご利用の場合Java全体では、このように)このメソッドをオーバーライドは、IDEの 拡張のためのカスタム言語 使用人が
yacc/bison あき足ら良いlintingい構文解析します。Regex(true regex、少なくとも)がカバー自明な場合でも簡単に書けるコードのregexes一致しないも悪い。
AOETOOLSう代替経路に共通OK I の話を聞きし)YACC/バイソンアプローチは、もとも一般的に使用LEX/フレックスとして、フロントです。
速読み出しではフレックスmanページのうえでこの枠組みると正規表現型ア..
Ok..ようこのシチューは少ししか迅速にごめんなさい...皆知ってたんで試作のパーサのです。
ちょっとキッズゲレンデは無料開放
