Exporter Xilinx ISE RTL / Schéma technologique dans le fichier texte Netlist

Question

J'utilise VHDL sur Xilinx ISE pour générer un schéma de la logique de transfert de registre dans mon projet. Je sais que ISE fait un certain nombre d'optimisations et de réductions de portes avant de cracher les schémas RTL et technologiques. Ce que je veux faire, c'est exporter la netlist de ces schémas dans un fichier afin que je puisse l'utiliser pour mon propre programme. Y a-t-il un moyen de faire ça? Je continue de lire sur les fichiers NGC, mais le contenu du fichier NGC généré lors de la synthèse n'a absolument aucun sens.

S'il vous plaît laissez-moi savoir si vous avez déjà fait cela, j'aimerais voir comment cela se fait. S'il n'est pas faisable sur l'ISE, pouvez-vous recommander un outil qui pourrait le faire?