Domanda

Io sto leggendo i concetti del sistema operativo Dinosaur Book che dice: "Ogni voce nel TLB è composta da due parti: una chiave (o tag) e un valore. Quando la memoria associativa è presentata con un oggetto, l'elemento viene confrontato con tuttotasti contemporaneamente. "

Ho controllato Come funziona una cache TLB e dati? ma non dice nulla sull'attuazione che consente a questo controllo parallelo dei tasti.

Leggo qualcosa su una tabella di hash parallela qui: http://www.cs.cmu.edu/afs/cs/academic/class/15210-s12/www/lectures/lecture27.pdf

è questa l'idea di base?L'inserimento di una chiave emette un numero di fotogrammi e questo potrebbe essere un successo o perdere?

È stato utile?

Soluzione

L'hardware del computer è fondamentalmente parallelo.Anche un moderno core singolo della CPU è pipelined, il che significa che nello stesso momento in tempo, una parte fisica della CPU sta avviando un recupero di un'istruzione, un altro sta decodificando un'istruzione prelevata leggermente precedente, un altro sta calcolando il nuovo risultato di un leggeroLe istruzioni decodificate in precedenza e un altro sta scrivendo i risultati di un'istruzione calcolatrice leggermente precedente.

Uno dei motivi per cui una cache di livello 1 in una CPU è così piccola, e molto più costosa per bit di archiviazione, è che la parte della cache del tag dell'indirizzo viene trasmessa a più linee di cache, e ognuna di esse ne ha alcuniLogica hardware indipendente Per confrontare questo valore tag contro il proprio valore tag in parallelo, ciascuno calcolo indipendentemente "quel tag corrisponde a ciò che ho" o "non corrisponde a me".

Autorizzato sotto: CC-BY-SA insieme a attribuzione
Non affiliato a cs.stackexchange
scroll top