質問

事前情報:

思ったものは、これらのテーマに沿ったもののう言葉もないのですが見つ明確な答えを

質問

はRAMかのような表示としてどのように多くのデータは、CPUが必要ではあるがセットにデータ量がCPUのニーズにより、ニーズへの通話もそうだったな定量を行います。

中キャッシュをCPUともに単一のキャッシュ回線(32,64または128バイト単位)。は、CPUが必要なクエリをRAMに複数回に単一のキャッシュライン(仮の定量は8バイトのRAMを返しますデータを電話又はRAMおいて一部の在り方に通知しかし、この"いつのデータが必要ですか?

私が認識し、CPUが最も話単一のキャッシュ線の長からの要請をRAMの場合より多くのデータが必要から同じブロックのメモリを消費します。

余分なポイント:

だかすことで、すっきりとした情報は、以下のエキストラにも興味がなくて:

  • 場合によって異なるCPU(世代間格差ができるのも興味深いことでしょうがだに関する情報が追加、よく飛ば同世代)
  • 場合によって異なりますRAMのタイプ
  • どのようにCPUを請求することができなサイズのキャッシュのラインまたはブロックサイズのみ適用される場合RAMを返します固定サイズのサイズのブロックまたはキャッシュ回線)
  • その他の有用な情報や資源をさらに読む

潜在的に答え:

い答えを見つける糸口が開か答えを見ると転送速度のRAM、具体的には、がこの計算方法の移動率の仕様から"DDR SDRAM prefetchアーキテクチャ"を示す多くの64ビットブロックを要求することができた電話をRAMなど8DDR3、DDR4、4DDR2および2DDR1)

役に立ちましたか?

解決

ほとんど現代のハードウェアの主記憶を作るのは簡単です。

何かの記述には、以下のとおりであるインテル風のPC-ishハードウェアでも類似の他のシステム。

初期起動時の電源は、CPUのみ、キャッシュファームウェア、および一部のメモリマップドI/O最初の仕事はinitialiseの外部ハードウェアの伝統として知られ、"メモリー-コントローラー"または"メモリー-コントローラー-ハブ"(PCハードウェアっていうのはそういうもののノースブリッジ)、直接伝えムモジュールです。

そのRAMモジュール"であることから、本当のような周辺機器、私は言った。ハードウェアの求めのモジュールはどのくらいのメモリが存在するが、交渉の詳細はプロトコルを使用するかについて、データを転送すから。

のようなその他の周辺機器の近代、現代のRAMモジュールでバーストを読み込みおよび書き込みがなの読み書きブロックメモリを転送動作します。その場合でも"前"のレベルのキャッシュに動作するので、同じキャッシュ線のサイズとしての低レベルのキャッシュでは、移転の大きなブロックからデータをRAMる。

これは、最適化を行う際の業務のようにリニアスキャンによりブロックのメモリを消費します。一部組み合わせは、CPUおよびキャッシュのコントローラーを検出できること、その情報を発行しprefetchからのアプリです。

他のヒント

RAMは、CPU(実際にはMMU)へ/から移動するためのデータの要求を取得します。データはキャッシュラインの単位で移動されます。

現在、キャッシュサイズは通常大きくなり、キャッシュラインを完全にロードするためにRAMからキャッシュへの複数の転送が必要です。しかしRAMからの読み取りは、RAMが読み取られるデータのアドレスを受信するのに時間がかかり、実際の転送の時間、およびRAMを実行するようにRAMに行を実行すると、4つのランダムメモリ位置にアクセスするよりもはるかに速いです。

プロセッサによっては、キャッシュラインのさまざまな部分を転送する順序がRAMに指示できる機能があります。キャッシュラインを埋めるために必要な4つの転送があるとしました、それから実際に必要な(そして残りを塗りつぶし)四半期キャッシュラインをロードしたいと思います。

キャッシュラインを部分的にのみ満たすことは可能です(そして最初の1つを完全に埋めるのではなく、異なるキャッシュラインを埋める)。

ライセンス: CC-BY-SA帰属
所属していません cs.stackexchange
scroll top