어떻게 리 타이밍 작업에서 수축기 배열?

Question

어떻게 리 타이밍 작업에서 수축기 어레이(에서 사용되는 신호 프로세서는)?내가 읽는 몇 가지 개념의 부정적인 지연을 사용되는,그러나 어떻게 지연될 부정적인 경우는 추상화는 어떻게 도움이 되나요?

Answer 1

기본 모델의 리 타이밍은 당신이 wavefronts 의 등록 상호 연결의 무리에 의해 조합 논리,그리고 당신은 시간이나 지역의 결과로 회로에 의해 재배치 레지스터는 다른 지점에서 회로에서 이러한 모든 경로를 통해 논리는 여전히 통과 같은 수의 레지스터가 있습니다.간단한 예를 들어,말할 수는 있 및 문 먹이 등록이 가장 긴 경로를 입력의 등록은 12ns,가장 긴 경로에서의 출력은 등록 6ns,의 지연과 문 3ns,과를 얻을 필요가 시계를 주기 시간을 10ns.당신이 얻을 수 있는 이를 삭제하여 등록하고 그것을 대체하는 두 레지스터 중 하나에서 각각의 입력 AND 게이트,클럭에 의하여 동일한 시계는 원래 등록합니다.지금 당신은 당신이 감소한 가장 긴 입력 경로 9ns,확장된 출력 경로 9ns 만나 클럭 주기 당신의 목적입니다.에서 효과,추가-3ns 효과적인 도착시간에 등록(추가+3ns 하는 효율적 출력 시간).

수정된 버전의 Leiserson 고객들에게 꾸준한 서비스의 원래에 종이 리 타이밍 가능 기. Wikipedia 은 괜찮은 비록 짧은 문서를 가진 주제입니다.액세스 권한이 있는 경우 IEEE Xplore 또는 ACM 디지털 라이브러리,검색을 통해 소송 절차의 디자인 자동화 컨퍼런스 또는 국제 회의에서 컴퓨터를 이용한 디자인을 찾는 리 타이밍익의 많은 기사-이 활성 연구를 위한 지역 년입니다.