Booth -Enkodierung nicht funktioniert, Simulation enthalten

Question

Ich schreibe einen Stand -Enkodus für Array -Multiplikator. Dies ist eines des Moduls:

module add_input (M,pos,neg,C);
parameter n=8;

input  [n-1:0]M;
input  pos,neg;

output [2*n-1:0]C;
reg [2*n-1:0]C;

integer k;

always @ (*)
begin
 for (k=0;k<=n-1;k=k+1)
 begin
   C[k]=(pos& (M[k]))|((~M[k])&neg);
 end
   C[2*n-1:n]={n{C[n-1]}};
end

endmodule

Die TestBench -Simulation für dieses Modul ist in Ordnung:

Eine geschäftige Katze http://img39.imageshack.us/img39/3444/74546414.jpg !

Wenn ich dieses Modul jedoch in das oberste Design stecke, kann ich keine Ausgabe aus dem Modul add_input sehen. Ich habe mich wirklich gefragt, warum, das für die ganze Nacht debuggierte.

Code:

module Array_Mutiplier (M,Q,outcome, t_pos, t_neg,t_Y1);
parameter n=8;
parameter m=16;
input [n-1:0]M,Q;
output [m-1:0]outcome;

//-----------------------------------------------------------
output [n-1:0] t_pos, t_neg;
output [m-1:0] t_Y1;
//-----------------------------------------------------------
//first part, got the booth code
wire [n-1:0]negative,positive;
booth_encode BE(Q,positive,negative);

//get the Y for the full adder
wire [m-1:0]Y1;
add_input row_1 (M,positive[0],negative[0],Y1);
wire [2*n-1:0]Y2;
add_input row_2 (M,positive[1],negative[1],Y2);
wire [2*n-1:0]Y3;
add_input row_3 (M,positive[2],negative[2],Y3);
wire [2*n-1:0]Y4;
add_input row_4 (M,positive[3],negative[3],Y4);
wire [2*n-1:0]Y5;
add_input row_5 (M,positive[4],negative[4],Y5);
wire [2*n-1:0]Y6;
add_input row_6 (M,positive[5],negative[5],Y6);
wire [2*n-1:0]Y7;
add_input row_7 (M,positive[6],negative[6],Y7);
wire [2*n-1:0]Y8;
add_input row_8 (M,positive[7],negative[7],Y8);


assign t_pos=positive;
assign t_neg=negative;
assign t_Y1=Y1;

endmodule

Eine geschäftige Katze http://img855.imageshack.us/img855/3361/28395154.png !

Basierend auf der Simulation können Sie sehen, dass der Stand -Encoder ordnungsgemäß funktioniert, aber warum Ausgabe T_Y1 immer 0 ist?

Answer 1

Aus Ihrer 2. Wellenform sind T_POS [0] und T_NEG [0] beide Null, was bedeutet, dass auch positiv [0] und negative [0] beide Null sind. In Ihrer zeile_1 -Instanz sind POS und neg Null, was bedeutet, dass alle Bits von C [7: 0] Null sind (Null ((pos& (M[k]))|((~M[k])&neg) bewertet 0). Da c [7] = 0 ist, bedeutet dies C [15: 8] = 0, und daher sind C [15: 0] = 0 und Y1 und T_Y1 ebenfalls Null.