La codificación de cabina no funciona, simulación incluida

Question

Estoy escribiendo una codificación de Booth para el multiplicador de matriz.Este es uno de los módulos:

module add_input (M,pos,neg,C);
parameter n=8;

input  [n-1:0]M;
input  pos,neg;

output [2*n-1:0]C;
reg [2*n-1:0]C;

integer k;

always @ (*)
begin
 for (k=0;k<=n-1;k=k+1)
 begin
   C[k]=(pos& (M[k]))|((~M[k])&neg);
 end
   C[2*n-1:n]={n{C[n-1]}};
end

endmodule

La simulación del banco de pruebas para este módulo está bien:

un gato ocupado http://img39.imageshack.us/img39/3444/74546414.jpg !

Sin embargo, cuando coloco este módulo en el diseño de nivel superior, no puedo ver ningún resultado del módulo add_input.Realmente me pregunto por qué, he estado depurando esto durante toda la noche.

Código:

module Array_Mutiplier (M,Q,outcome, t_pos, t_neg,t_Y1);
parameter n=8;
parameter m=16;
input [n-1:0]M,Q;
output [m-1:0]outcome;

//-----------------------------------------------------------
output [n-1:0] t_pos, t_neg;
output [m-1:0] t_Y1;
//-----------------------------------------------------------
//first part, got the booth code
wire [n-1:0]negative,positive;
booth_encode BE(Q,positive,negative);

//get the Y for the full adder
wire [m-1:0]Y1;
add_input row_1 (M,positive[0],negative[0],Y1);
wire [2*n-1:0]Y2;
add_input row_2 (M,positive[1],negative[1],Y2);
wire [2*n-1:0]Y3;
add_input row_3 (M,positive[2],negative[2],Y3);
wire [2*n-1:0]Y4;
add_input row_4 (M,positive[3],negative[3],Y4);
wire [2*n-1:0]Y5;
add_input row_5 (M,positive[4],negative[4],Y5);
wire [2*n-1:0]Y6;
add_input row_6 (M,positive[5],negative[5],Y6);
wire [2*n-1:0]Y7;
add_input row_7 (M,positive[6],negative[6],Y7);
wire [2*n-1:0]Y8;
add_input row_8 (M,positive[7],negative[7],Y8);


assign t_pos=positive;
assign t_neg=negative;
assign t_Y1=Y1;

endmodule

un gato ocupado http://img855.imageshack.us/img855/3361/28395154.png !

Según la simulación, puede ver que el codificador de la cabina funciona correctamente, pero ¿por qué la salida t_Y1 es siempre 0?

Answer 1

Desde su segunda forma de onda, t_pos[0] y t_neg[0] son ​​ambos cero, lo que significa que positivo[0] y negativo[0] también son cero.Dentro de su instancia de fila_1, pos y neg son cero, lo que significa que todos los bits de C[7:0] son ​​cero ((pos& (M[k]))|((~M[k])&neg) se evalúa como 0).Dado que C[7]=0, esto significa C[15:8]=0 y, por lo tanto, C[15:0]=0 e Y1 y t_Y1 también son cero.