Ist es möglich, Überprüfungsverfahren auf Simulationen in ModelsSim zu schreiben?

Question

Ich verwende modelsim , um CPU-Architekturen zu entwerfen und zu simulieren.Für diejenigen wie ich, die darüber wissen, wissen Sie wahrscheinlich auch, dass es wirklich schwierig ist, Simulationsdaten zu überprüfen, wenn Sie versuchen, alle diese Signale vor Ihnen zu behandeln.

Gibt es eine Möglichkeit, eine Simulation automatisch auszuführen und ein Überprüfungsverfahren durchzuführen, um zu sehen, ob Daten, die ich bekomme, richtig ist?

Beispielsweise habe ich eine bestimmte Komponente, die beim Stimulieren durch ein Signal in der nächsten Takt das negierte Signal zurückgibt.Ich möchte das überprüfen.Wie?(natürlich, ohne Signale auf dem Bildschirm manuell zu überprüfen).

danke

Answer 1

Ja, dies ist als selbstprüfende Testbänke bekannt.Die Idee besteht darin, eine neue vhdl-Datei zu schreiben, in der Sie die Komponente, die Sie testen möchten, instanziieren, Reiruli an die Komponente anwenden und die Ausgabe mit -Asgätern überprüfen.Der grundlegende Möglichkeit, dies zu tun, ist mit der Anweisung assert , wie folgt: generasacodicetagpre.

Versuchen Sie auch, auf PSL zu suchen, was eine andere Sprache ist, um das Verhalten von VHDL-Code zu überprüfen.ModelleSIM hat Unterstützung für VHDL-Assertions und PSL.