È possibile scrivere procedure di verifica su simulazioni in Modelsim?

Question

Sto usando modelsim per progettare e simulare architetture della CPU.Per quelli come me che lo sanno, probabilmente sei consapevole che è davvero difficile verificare i dati di simulazione quando si tenta di gestire tutti questi segnali di fronte a te.

C'è un modo per eseguire automaticamente una simulazioni ed eseguire una certa procedura di verifica per vedere se i dati che ottengono sono corretti?

Ad esempio, ho un certo componente che se stimolato da un segnale, nel prossimo orologio, restituirà il segnale negativo.Voglio verificarlo.Come?(Ovviamente senza controllare manualmente i segnali sullo schermo).

Grazie

Answer 1

Sì, questo è noto come Banchi di prova autore-controllo .L'idea è scrivere un nuovo file VHDL in cui istanziare il componente che si desidera testare, applicare gli stimoli al componente e verificare l'output usando asserzioni .Il modo fondamentale per farlo è con l'istruzione assert , come questa:

assert my_signal = x"3456" report "my_signal has the wrong value!" severity ERROR;

.

Prova anche a guardare in PSL, che è un'altra lingua per verificare il comportamento del codice VHDL.Modelsim ha il supporto per le asserzioni VHDL e PSL.