ブースエンコードは機能していませんが、シミュレーションが含まれています

Question

アレイ乗数用のブースエンコードを書いています。これはモジュールの1つです。

module add_input (M,pos,neg,C);
parameter n=8;

input  [n-1:0]M;
input  pos,neg;

output [2*n-1:0]C;
reg [2*n-1:0]C;

integer k;

always @ (*)
begin
 for (k=0;k<=n-1;k=k+1)
 begin
   C[k]=(pos& (M[k]))|((~M[k])&neg);
 end
   C[2*n-1:n]={n{C[n-1]}};
end

endmodule

このモジュールのテストベンチシミュレーションは問題ありません：

忙しい猫http://img39.imageshack.us/img39/3444/74546414.jpg !

ただし、このモジュールをトップレベルの設計に入れたとき、モジュールAdd_inputから出力が表示されません。なぜ、なぜこれを一晩でデバッグしていたのか疑問に思っています。

コード：

module Array_Mutiplier (M,Q,outcome, t_pos, t_neg,t_Y1);
parameter n=8;
parameter m=16;
input [n-1:0]M,Q;
output [m-1:0]outcome;

//-----------------------------------------------------------
output [n-1:0] t_pos, t_neg;
output [m-1:0] t_Y1;
//-----------------------------------------------------------
//first part, got the booth code
wire [n-1:0]negative,positive;
booth_encode BE(Q,positive,negative);

//get the Y for the full adder
wire [m-1:0]Y1;
add_input row_1 (M,positive[0],negative[0],Y1);
wire [2*n-1:0]Y2;
add_input row_2 (M,positive[1],negative[1],Y2);
wire [2*n-1:0]Y3;
add_input row_3 (M,positive[2],negative[2],Y3);
wire [2*n-1:0]Y4;
add_input row_4 (M,positive[3],negative[3],Y4);
wire [2*n-1:0]Y5;
add_input row_5 (M,positive[4],negative[4],Y5);
wire [2*n-1:0]Y6;
add_input row_6 (M,positive[5],negative[5],Y6);
wire [2*n-1:0]Y7;
add_input row_7 (M,positive[6],negative[6],Y7);
wire [2*n-1:0]Y8;
add_input row_8 (M,positive[7],negative[7],Y8);


assign t_pos=positive;
assign t_neg=negative;
assign t_Y1=Y1;

endmodule

忙しい猫http://img855.imageshack.us/img855/3361/28395154.png !

シミュレーションに基づいて、ブースエンコーダーが適切に機能していることがわかりますが、なぜ出力T_Y1が常に0であるのですか？

Answer 1

2番目の波形から、T_POS [0]とT_NEG [0]はどちらもゼロです。つまり、正[0]と負[0]もゼロです。 row_1インスタンスの内部では、posとnegはゼロです。つまり、c [7：0]のすべてのビットはゼロです（(pos& (M[k]))|((~M[k])&neg) 0に評価します）。 C [7] = 0であるため、これはC [15：8] = 0を意味するため、C [15：0] = 0およびY1およびT_Y1もゼロです。