ModelSimのシミュレーションに検証手順を書くことは可能ですか？

Question

CPUアーキテクチャを設計およびシミュレートするために、

Answer 1

はい、これは自己検査テストベンチとして知られています。このアイデアは、テストするコンポーネントをインスタンス化し、コンポーネントをコンポーネントに適用し、アサーションを使用して出力を確認する新しいVHDLファイルを作成することです。そのための基本的な方法は、次のように assert ステートメントを持つものです。

assert my_signal = x"3456" report "my_signal has the wrong value!" severity ERROR;

.

VHDLコードの動作を検証するための別の言語であるPSLを探してみてください。ModelSimはVHDLアサーションとPSLの両方をサポートしています。