Verilog到GDSII编译器（开源）

Question

对于stackoverflow而言，这可能不是一个问题，而是编译器和Verilog（可以被视为编程语言）都与该项目有关。

我在哪里可以找到从Verilog语言到GDSII格式或NetList的开源（或可下载和免费的商业用途）编译器？有很多Verilog模拟器（将其编译为本机代码或C），许多Verilog到FPGA编译器，但我希望编译器能够从Verilog生成跨媒介的几何结构。

Netlist是 http://en.wikipedia.org/wiki/netlist - IC元素的互连，例如晶体管，电阻器甚至细胞（？）。它可以转换为GDSII，但是如果编译器在“ Verilog-> NetList”上工作，我还需要一个免费的转换器“ NetList-> gds2”。

GDSII http://en.wikipedia.org/wiki/gdsii - 是VLSI集成电路（IC）的一种格式，它可以被Founrdies用于IC制造。单个人几乎不可能在硅中制造他的GDSII，但我认为，尝试编译小例子可能会很兴奋。

该编译器可以使用“完整的”（它将绘制所有晶体管本身）或“基于单元格的”设计（Verilog被编译为某些库单元格的几何集）。

当然，所需的编译器可以是一个大学项目，该项目无法编译一个大型Verilog项目。

谢谢。

Answer 1

通常这些步骤是：

Verilog-> [编译器] - > GATE级NetList-> [位置和路由工具] - > GDSII

您也需要一个开源单元库。快速对此进行快速搜索，并可能出现一个地点和路由工具。

Answer 2

这可能是征服的最后一个开源计算堆栈，我们已经拥有GNU/Linux，GCC，也许还有一些开源CPU。但不是完整的芯片设计流。您所指的是电子设计行业（EDA）行话中所谓的地点和路线（P＆R）。据我所知，开源社区中没有竞争性的VLSI流程，开发完整地点和路线解决方案所需的投资在数百万美元的顺序上非常大，此商业工具的例子是：设计编译器，来自Cadence的相遇，概要的IC编译器等。 P＆R的某些算法在学术界起源，您可能在这里和那里找到一些代码，但没有一个完整的解决方案。

您可以找到Spice，这是一种铸造和CAD公司来生成其单元库的电路模拟器 http://en.wikipedia.org/wiki/spice

这些是指向学术和开源标准单元格库的一些链接，http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php但是我不确定它们是否可以用于真实生产。但肯定是EDA工具流中的第一个成分。

UCSD的Andrew Kahng教授是UCSD的VLSI研究人员，他保留了VLSI有用的软件列表，此处： http://vlsicad.ucsd.edu/resources/softwarelinks/index.html 但是一些EDA链接被打破了。伯克利列表也可能会有所帮助： http://embedded.eecs.berkeley.edu/pubs/downloads/

如果您或某人可能会找到一些P＆R开源，请告诉我。希望这可以帮助。

Answer 3

查看Fedora的FEL项目： http://spins.fedoraproject.org/fel/#portfolio

细胞设计编译的实际工具是 http://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog （仅适用于VHDL）