Verilog compilateur GDSII (open-source)

Question

Peut être cette question un peu pas StackOverflow, mais les deux compilateurs et Verilog (qui peuvent être considérés comme langage de programmation) sont liés à ce projet.

Où puis-je trouver un open-source (ou téléchargeable et sans à-usage non commercial) compilateur du langage Verilog au format GDSII ou Netlist? Il y a beaucoup de simulateurs Verilog (qui compile en code machine natif ou C), beaucoup de compilateurs Verilog-à-FPGA, mais je veux compilateur, capable de générer des structures géométriques de transisors de Verilog.

Netlist est http://en.wikipedia.org/wiki/Netlist - interconnexion de éléments de circuit intégré, comme le transistor, la résistance ou de cellules paires (?). Il peut être converti en GDSII, mais si compilateur fonctionne sur « Verilog-> Netlist », j'ai aussi besoin d'un convertisseur gratuit « Netlist-> GDS2 ».

http://en.wikipedia.org/wiki/GDSII - est un format de circuits intégrés VLSI (IC), ce qui est acceptable pour la fabrication par founrdies IC. Il est presque impossible à un seul homme pour obtenir son GDSII fabriqué en silicone, mais je pense, il peut être intresting pour essayer de compiler des petits exemples.

Ce compilateur peut utiliser « sur mesure complète » (il attirera tous les transistors lui-même), ou des dessins « à base de cellules » (est Verilog compilé dans un ensemble géométrique de certaines cellules bibliothèque).

Bien sûr, le compilateur requis peut être un projet universitaire, qui ne peut pas compiler un grand projet Verilog.

Merci.

Answer 1

En général, les étapes sont:

Verilog -> [Compiler] -> Porte-niveau netlist -> [outil Place & Route] -> GDSII

Vous avait besoin d'une bibliothèque de cellules open source aussi. Faites une recherche interweb rapide pour cela, et un outil de lieu et itinéraire peut apparaître.

Answer 2

Cela peut être la dernière open source pile informatique pour être Conquer, nous avons déjà GNU / Linux, GCC, et peut-être une CPU open source de. Mais pas un flux de conception de puce complète. Ce que vous faites référence est ce qu'on appelle place et Route (P & R) dans le jargon de l'industrie électronique (EDA). Pour autant que je sais qu'il n'y a pas un flux VLSI compétitif dans la communauté open source, les investissements nécessaires pour le développement d'un lieu complet et une solution de route est très importante pour des millions de dollars, par exemple de ces outils commerciaux sont: Design Compiler , Encounter de Cadence, compilateur IC Synopsis entre autres. Certains des algorithmes pour P & R sont d'origine dans le milieu universitaire, vous pouvez trouver un code ici et là, mais pas une solution complète.

Vous pouvez trouver SPICE, un simulateur de circuit que les fonderies et les sociétés de CAO utilisent pour générer leurs bibliothèques de cellules http: / /en.wikipedia.org/wiki/SPICE

Ce sont des liens vers la source universitaire et ouvert des bibliothèques de cellules standard, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Mais je ne sais pas s'ils peuvent être utilisés pour la production réelle. Mais est certainement l'un des premiers ingrédients dans le flux d'outils EDA.

Prof. Andrew Kahng de UCSD, est chercheur en VLSI à l'UCSD, il garde une liste de la liste des logiciels utiles pour VLSI, ici: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html mais certains des liens EDA sont brisés. Cette liste de Berkeley peut être également utile: http://embedded.eecs.berkeley.edu/pubs / téléchargements /

Si vous ou quelqu'un peut trouver un P & R open source laissez-moi savoir. J'espère que cela t'aides.

Answer 3

Consultez le projet FEL de Fedora: http://spins.fedoraproject.org/fel/#portfolio

Outils réels pour compilig design cellulaire sont http : //www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (pour VHDL seulement)