Verilog a GDSII compilador (de código abierto)

Question

Puede ser esta pregunta un poco no para stackoverflow, pero los compiladores y Verilog (que pueden ser considerados como el lenguaje de programación) están relacionados con este proyecto.

¿Dónde puedo encontrar un código abierto (o descargables y free-to-No comercial-uso) compilador de lenguaje Verilog al formato GDSII o para Netlist? Hay una gran cantidad de Verilog simuladores (que compila a código máquina nativo o al C), una gran cantidad de compiladores Verilog-a-FPGA, pero quiero compilador, capaz de generar estructuras geométricas de transisors de Verilog.

http://en.wikipedia.org/wiki/Netlist - interconexión de elementos IC, tales como transistor, resistencia o células incluso (?). Se puede convertir a GDSII, pero si compilador trabaja en "Verilog-> Netlist", también necesito un convertidor libre "Netlist-> GDS2".

http://en.wikipedia.org/wiki/GDSII - es un formato de VLSI circuitos integrados (IC), que es aceptable por founrdies para IC fabricación. Es casi imposible para un solo ser humano para conseguir su GDSII fabricado en silicio, pero creo, se puede intresting para tratar de compilar pequeños ejemplos.

Este compilador puede utilizar "-completo personalizado" (que atraerá a todos los transistores de sí mismo), o "basada en células" diseños (Verilog se compila en una serie geométrica de algunas células de la biblioteca).

Por supuesto, el compilador requerida puede ser un proyecto universitario, que no puede compilar una gran Verilog proyecto.

Gracias.

Answer 1

Por lo general, los pasos son:

Verilog -> [compilador] -> netlist puerta-nivel -> [Lugar y Ruta de herramientas] -> GDSII

Se necesitaría una biblioteca de células de código abierto también. Hacer una búsqueda rápida para que interweb, y una herramienta lugar y ruta puede aparecer.

Answer 2

Esta puede ser la última pila de código abierto de computación para ser conquista, ya hemos GNU / Linux, GCC, y tal vez algunos CPU de código abierto. Pero no fluye un diseño completo de chips. Lo que usted se refiere es lo que se conoce como Place y de la ruta (P & R) en la jerga de la Industria Electrónica de diseño (EDA). Por lo que yo sé que no hay un flujo VLSI competitivo en la comunidad de código abierto, la inversión necesaria para el desarrollo de un sitio completo y solución de ruta es muy grande con el fin de millones de dólares, ejemplo de estas herramientas comerciales son: Diseño Compilador , Encuentro de Cadence, IC del compilador Sinopsis entre otros. Algunos de los algoritmos para P & R tienen origen en el mundo académico, es posible encontrar algún código aquí y allá, pero no es una solución completa.

Puede encontrar SPICE, un simulador de circuitos que las fundiciones y empresas de CAD utilizan para generar sus bibliotecas de células http: / /en.wikipedia.org/wiki/SPICE

Estos son algunos enlaces a bibliotecas de células estándar de código abierto y académica, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Pero no estoy seguro de si pueden ser utilizados para la producción de bienes. Pero sin duda es uno de los primeros ingredientes en el flujo de herramientas EDA.

Prof. Andrew Kahng de UCSD, es investigador en VLSI en la UCSD, que mantiene una lista de lista útil de software para VLSI, aquí: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html pero algunos de los enlaces se rompen EDA. Esta lista de Berkeley puede ser también útil: http://embedded.eecs.berkeley.edu/pubs / descargas /

Si usted o alguien puede encontrar un poco de P & R de código abierto que me haga saber. Espero que esto ayude.

Answer 3

Salida FEL proyecto de Fedora: http://spins.fedoraproject.org/fel/#portfolio

herramientas reales para celular compilig diseño son http : //www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (por VHDL solamente)