Verilog в компилятор GDSII (открытый источник)

Question

Может быть, этот вопрос немного не для Stackoverflow, а как компиляторы, так и Verilog (которые можно рассматривать как язык программирования) связаны с этим проектом.

Где я могу найти компилятор с открытым исходным кодом (или загружаемый и бесплатный компилятор с использованием) от Verilog Language до формата GDSII или в сетевой список? Существует много симуляторов Verilog (которые составляют его с нативным машинным кодом или с C), много компиляторов Verilog-To-FPGA, но я хочу компилятор, способный генерировать геометрические структуры транзистов из Verilog.

Слист сети есть http://en.wikipedia.org/wiki/netlist - Взаимосвязь элементов IC, таких как транзистор, резистор или даже клетки (?). Он может быть преобразован в GDSII, но если компилятор работает над «Verilog-> Netlist», мне также нужен бесплатный конвертор «Netlist-> GDS2».

GDSII http://en.wikipedia.org/wiki/gdsii - это формат интегрированных цепей VLSI (IC), который приемлем с помощью Founrdies для изготовления IC. Для одного человека практически невозможно получить свой gdsii в кремнии, но я думаю, это может быть интересно попытаться составить небольшие примеры.

Этот компилятор может использовать «Полный клин» (он будет рисовать все транзисторы самостоятельно) или «ячейки» на основе ячеек (Verilog собирается в геометрический набор некоторых библиотечных ячеек).

Конечно, требуемый компилятор может быть университетский проект, который не может составить большой проект Verilog.

Спасибо.

Answer 1

Обычно шаги:

Verilog -> [Compiler] -> Netlist на уровне затвора -> [Place & Route Tool] -> GDSII

Вам тоже понадобится библиотека с открытым исходным кодом. Сделайте быстрый интернет -поиск этого, и может появиться инструмент «Место и маршрут».

Answer 2

Это может быть последним вычислительным стеком с открытым исходным кодом, который должен быть завоеван, у нас уже есть GNU/Linux, GCC и, возможно, некоторые процессоры с открытым исходным кодом. Но не полный поток дизайна чипов. То, что вы имеете в виду, является тем, что известно как место и маршрут (P & R) в жаргоне электронной дизайнерской индустрии (EDA). Насколько я знаю, в сообществе с открытым исходным кодом нет конкурентного потока VLSI, инвестиции, необходимые для разработки полного места и маршрута , Встреча из Cadence, IC компилятор из синопсиса среди других. Некоторые из алгоритмов для P & R имеют происхождение в научных кругах, вы можете найти какой -то код здесь и там, но не полное решение.

Вы можете найти Spice, симулятор схемы, который используют литейные и CAD -компании для создания своих сотовых библиотек http://en.wikipedia.org/wiki/spice

Вот некоторые ссылки на академические и стандартные сотовые библиотеки с открытым исходным кодом,http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.phpНо я не уверен, можно ли их использовать для реального производства. Но, безусловно, происходит первые ингредиенты в потоке инструментов EDA.

Профессор Эндрю Канг из UCSD является исследователем в VLSI в UCSD, он ведет список полезного списка программного обеспечения для VLSI, здесь: http://vlsicad.ucsd.edu/resources/softwarelinks/index.html Но некоторые из ссылок EDA сломаны. Этот список из Беркли также может быть полезен: http://embedded.eecs.berkeley.edu/pubs/downloads/

Если вы или кто -то можете найти какой -то P & R с открытым исходным кодом, дайте мне знать. Надеюсь это поможет.

Answer 3

Проверьте проект Fedora's Fel: http://spins.fedoraproject.org/fel/#portfolio

Фактические инструменты для компилига конструкции сотовой связи http://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (Только для VHDL)