Verilog-Compiler zu GDSII (Open-Source)

Question

diese Frage etwas nicht für Stackoverflow Mag sein, aber beide Compiler und Verilog (die als Programmiersprache angesehen werden können) sind zu diesem Projekt.

Wo kann ich ein Open-Source (oder downloadbare und Free-to-nicht-kommerzielle Verwendung) Compiler von Verilog Sprache in das GDSII-Format oder in Netlist finden? Es gibt eine Menge von Verilog-Simulatoren (die es zu nativen Maschinencode oder mit dem C kompilieren), eine Menge von Verilog-to-FPGA-Compiler, aber ich mag Compiler, in der Lage geometrische Strukturen von transisors von Verilog zu erzeugen.

http://en.wikipedia.org/wiki/Netlist - Verbindungs ??von IC-Elemente, wie beispielsweise Transistor-, Widerstands- oder sogar Zellen (?). Es kann zu GDSII umgewandelt werden, aber wenn Compiler arbeitet auf „Verilog-> Netlist“, ich brauche auch einen kostenlosen Konverter „Netlist-> GDS2“.

http://en.wikipedia.org/wiki/GDSII - ist ein Format von VLSI-integrierten Schaltungen (IC), die von founrdies für IC-Herstellung annehmbar ist. Es ist fast unmöglich, einen einzigen Menschen in Silicon seine GDSII hergestellt zu bekommen, aber ich denke, es kann zu kompilieren kleine Beispiele versuchen werden intresting.

Dieser Compiler kann „full-custom“ verwenden (es wird alle Transistoren selbst ziehen) oder „zellbasierte“ Design (Verilog in eine geometrische Reihe von einigen Bibliothekszellen kompiliert wird).

Natürlich kann der Compiler erforderlich ist, kann ein Hochschulprojekt sein, das keine große Verilog Projekt zusammenstellen kann.

Danke.

Answer 1

In der Regel sind die Schritte:

Verilog -> [Compiler] -> Gate-Level-Netzliste -> [Place & Route-Tool] -> GDSII

Sie müssen eine Open-Source-Zelle zu Bibliothek. Führen Sie eine schnelle interweb Suche nach dem, und ein Place & Route-Tool kann angezeigt werden.

Answer 2

Dies kann die letzte Open-Source sein Stack Computing erobern zu sein, haben wir bereits GNU / Linux, GCC, und vielleicht einige Open-Source-CPUs. Aber nicht ein komplettes Chip-Design fließen. Was Sie finden ist, was als Platz und Strecke (P & R) in dem Electronic Design Industry (EDA) Jargon bekannt ist. Soweit ich weiß, gibt es keine wettbewerbsfähige VLSI Strömung in der Open Source Community, die Investitionen für die Entwicklung einer kompletten Ort und Route-Lösung benötigt wird, ist sehr groß, um Millionen von Dollar, Beispiel dieser kommerziellen Tools sind: Design-Compiler Begegnung, von Cadence, IC-Compiler von Synopsis unter anderem. Einige der Algorithmen für die P & R Ursprung in der Wissenschaft haben, können Sie einen Code finden Sie hier und da, aber keine vollständige Lösung.

Sie SPICE finden können, einen Schaltungssimulator, dass Gießereien und CAD-Unternehmen nutzen, um ihre Zellbibliotheken generieren http: / /en.wikipedia.org/wiki/SPICE

Dies sind einige Links zu akademischen und Open-Source-Standardzellen-Bibliotheken, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Aber ich bin nicht sicher, ob sie für die reale Produktion verwendet werden kann. Aber sicherlich ist auf den ersten Bestandteile in dem EDA-Tool-Flow.

Prof. Andrew Kahng von UCSD, ein Forscher in VLSI an der UCSD ist, er hält eine Liste von nützlicher Liste von Software für die VLSI, hier: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html aber einige der EDA-Verbindungen unterbrochen sind. Diese Liste von Berkeley kann auch hilfreich sein: http://embedded.eecs.berkeley.edu/pubs / downloads /

Wenn Sie oder jemand kann etwas P & R Open Source finden lassen Sie mich wissen. Hoffe das hilft.

Answer 3

Sehen Sie sich Fedora FEL Projekt: http://spins.fedoraproject.org/fel/#portfolio

Actual Tools für Zelldesign compilig sind http : //www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (für VHDL nur)