Pourquoi ne pas Modelsim 10 compiler le code plus?

StackOverflow https://stackoverflow.com/questions/4800990

  •  22-10-2019
  •  | 
  •  

Question

Je viens récemment mis à niveau vers Modelsim 10 et quand je recompilé tout mon code, seulement 30 sur 37 compilé. Ceux qui ne compilera pas eu une erreur commune 

No feasible entries for infix operator "&"

J'ai simplement inclus les paquets pour std_logic, bits de changement à std_logics, et il fixe comme par magie le problème sur la première recompilation (un spectacle rare pour moi). Ma question est ce qui est pourquoi le nouveau compilateur (si elle même est nouveau) pas accepter bit et non signée (N downto 0). Est-ce une sorte de nouvelle norme pour forcer HDL codeurs à utiliser plus abstraction? J'ai vu une question similaire qui a résolu mon problème, mais je veux savoir pourquoi la compilation est soudainement différente.

Était-ce utile?

La solution

Serait-ce que votre nouveau ModelSim utilise différents paramètres par défaut (par exemple -2008 au lieu de -87)?

Autres conseils

Pour une installation ancienne version de VHDL, vous devriez changer dans modelsim.ini de fichier (il a différents paramètres): 

[vcom]
; VHDL93 variable selects language version as the default. 
; Default is VHDL-2002.
; Value of 0 or 1987 for VHDL-1987.
; Value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
; Value of 3 or 2008 for VHDL-2008
VHDL93 = ????
Licencié sous: CC-BY-SA avec attribution
Non affilié à StackOverflow
scroll top