Construire un clone VHDL

Question

Je prévois de concevoir un langage de simulation de matériel comme VHDL pour mon projet de fin d'année. Comment dois-je procéder il?

Toute aide serait grandement appréciée.

Answer 1

Si vous souhaitez concevoir un langage de simulation de matériel, commencez par le matériel.

Déterminer le niveau auquel vous souhaitez simuler le matériel - niveau transistor, interrupteur de niveau, au niveau registre, niveau comportemental et ce nots. Tout commence à partir de là. Une fois que cela est décidé, vous saurez ce que construit votre langue doit prendre en charge.

Vous aurez besoin de savoir quel type de périphériques que votre langue peut travailler avec - transistors, portes, registres, multiplexeurs, la mémoire, les unités arithmétiques et ce que nots. Ensuite, vous devez trouver les modèles appropriés pour chaque appareil.

En fin de compte, vous voudrez certainement limiter votre portée. Limitez-vous à faire une chose. Le langage VHDL n'a pas été inventé par une seule personne en un jour.

Answer 2

Avez-vous reçu ce projet ou est celui que vous avez décidé de vous faire? Si ce celui-ci, alors vous voudrez peut-être repenser j'ai peur. Les grands projets ouverts ended comme celui-ci ne finissent pas toujours bien pour l'étudiant, malheureusement.

Cela dit, si vous voulez vraiment faire ensuite utiliser VHDL-vous et de lire les commentaires des utilisateurs sur elle. A partir de ce que vous découvrirez ce qui agace ou agace ses utilisateurs et concevoir quelque chose de mieux.

Answer 3

Si vous cherchez plus d'exemples de langues simultanées, il y a MyHDL et le XC XMOS qui sont d'autres tentatives loin de la traditionnelle Verilog et VHDL.

Answer 4

La conception d'une langue est aussi facile que la conception d'une spécification. Prévoyez-vous sur la conception d'un synthétiseur et un simulateur pour aller avec elle?