Costruire un clone VHDL

Question

Ho intenzione di progettare un linguaggio di simulazione hardware come VHDL per il mio ultimo anno di progetto. Come devo fare?

Qualsiasi aiuto sarebbe molto apprezzato.

Answer 1

Se si vuole progettare un linguaggio di simulazione hardware, iniziare con l'hardware.

Determinare il livello al quale si vuole simulare l'hardware - livello di transistor, interruttore di livello, registrare il livello, livello comportamentale e cosa abbienti. Tutto il resto comincia da lì. Una volta che si decide, si sa che cosa costruisce la vostra lingua ha bisogno di sostegno.

È necessario sapere che tipo di dispositivi lingua può lavorare con - transistor, cancelli, registri, mux, memoria, unità aritmetiche e quali abbienti. Quindi, è necessario cercare i modelli appropriati per ogni dispositivo.

Alla fine, sarà sicuramente consiglia di limitare la portata. Limitatevi a fare una cosa. Il linguaggio VHDL non è stato inventato da una sola persona in un giorno.

Answer 2

Sei stato dato questo progetto o è uno che avete deciso di fare da soli? Se la sua quest'ultimo allora si potrebbe desiderare di ripensare lo temo. Grandi progetti aperti ended come questo non sempre finiscono bene per lo studente purtroppo.

Detto questo, se si vuole veramente farlo poi usare VHDL se stessi e leggere su utenti commenti su di essa. Da che troverete che cosa infastidisce o irrita i propri utenti e quindi progettare qualcosa di meglio.

Answer 3

Se siete alla ricerca di altri esempi di linguaggi concorrenti, v'è MyHDL, e la XMOS XC che sono altri tentativi di distanza dal tradizionale Verilog e VHDL.

Answer 4

La progettazione di una lingua è facile come la progettazione di uno spec. Avete intenzione di progettare un sintetizzatore e un simulatore di andare con lui?