Construindo um clone VHDL

Question

Estou planejando projetar uma linguagem de simulação de hardware como o VHDL para o meu projeto final do ano. Como devo fazer isso?

Qualquer ajuda seria muito apreciada.

Answer 1

Se você deseja projetar uma linguagem de simulação de hardware, comece com o hardware.

Determine o nível em que você deseja simular o nível de hardware - transistor, nível de mudança, nível de registro, nível comportamental e o que não é. Tudo o resto começa a partir daí. Uma vez que isso for decidido, você saberá o que constrói seu idioma para apoiar.

Você precisará saber com que tipo de dispositivos seu idioma pode funcionar - transistores, portões, registros, muxes, memória, unidades aritméticas e o que não é. Em seguida, você precisa encontrar os modelos apropriados para cada dispositivo.

No final, você definitivamente desejará limitar seu escopo. Limite -se a fazer uma coisa. A língua VHDL não foi inventada por uma única pessoa em um dia.

Answer 2

Você recebeu este projeto ou é que você decidiu fazer você mesmo? Se for o último, então você pode querer repensar isso, tenho medo. Big Open Ended Projects como esse nem sempre terminam bem para o aluno tristemente.

Dito isto, se você realmente deseja fazê -lo, use o VHDL e leia os comentários dos usuários. A partir disso, você descobrirá o que irrita ou irrita seus usuários e depois projetará algo melhor.

Answer 3

Se você está procurando mais exemplos de idiomas simultâneos, existe MyHdl e o XMOS XC, que estão outras tentativas longe do tradicional Verilog e VHDL.

Answer 4

Projetar um idioma é tão fácil quanto projetar uma especificação. Você planeja projetar um sintetizador e um simulador para acompanhá -lo?