Por que a biblioteca padrão IEEE VHDL não é STL?

Question

O Manual de Referência do Idioma IEEE VHDL definiu apenas um conjunto limitado de pacotes padrão. E ele não definiu as funcionalidades nos tipos padrão, como std_logic.os, não há componentes/operadores padrão e 2.

Parece que o Max+Plus II da Altera não suporta e 2, o componente Inv (se houver, sinta -se à vontade para me corrigir), mas a Xilinx Foundation o faz.

Por que a Biblioteca Padrão IEEE VHDL não poderia se tornar algo como STL no mundo C ++?

obrigado.

Answer 1

Inverter, e, ou, ... para tipos std_logic são Suportado pelas bibliotecas IEEE:

a <= b and c
d <= not e
f <= g or h

Sua ferramenta de síntese traduzirá automaticamente essas expressões para a melhor implementação para sua tecnologia de destino (Xilinx FPGA, Altera FPGA, ASIC, ...). Não há necessidade de instanciar explicitamente componentes específicos da tecnologia. Os componentes específicos da tecnologia instantânea podem até obstruir otimizações.

Você deve sempre tentar escrever seu código VHDL Technology Independent. Isso permite que você reuso código.

Answer 2

Os "componentes" que você está pedindo são operadores no VHDL.

Você também pode instanciar diretamente as coisas como 2 e os componentes do INV, mas precisará criar essas bibliotecas (ou usar bibliotecas fornecidas para você).

Answer 3

Como o software de design do FPGA está alto relacionado ao chip direcionado e há apenas duas empresas capazes de desenvolver esse software. Max+Plusii da Altera só pôde suportar chips navios de Altera, o também faz com que o fornecedor controlem todo o progresso do design do FPGA, a partir de software para hardware. Então eles tendem a desenvolver recursos específicos direcionados à plataforma própria. Portanto, a biblioteca padrão do IEEE não poderia ser algo como STL no mundo C ++.

AND2 é primitive de Altera max+plusii, mas não é primitive de Xilinx webpack.atalmente, poderíamos dessingir nosso próprio componente AND2(que Xilinx escolhe fornecê -lo no pacote Unisim, mas optamos por não carregar este pacote).

INV não é primitive de Altera Max+Plusii, nem Xilinx Webpack.